D Flip-Flop è un dispositivo di memoria di informazioni con funzione di memoria e due stati stabili per la memorizzazione di dati binari a 1 bit.È l'unità logica più elementare che costituisce una varietà di circuiti di temporizzazione, ma anche un importante circuito unitario nei circuiti logici digitali.Pertanto, D Flip-Flop ha una vasta gamma di applicazioni nei sistemi digitali e nei computer.Il flip-flop ha due stati stabili, ovvero 0 e 1. sotto l'azione dei segnali esterni, può passare da uno stato stabile all'altro.
Il flip-flop D (flip-flop o ritardi flip-flop) è costituito da quattro e non gate, di cui G1 e G2 formano il flip-flop RS di base.Quando il flip-flop di Master-Slave funziona in modalità Trive di livello, il segnale deve essere inserito prima che arrivi il bordo del salto del segnale.Se è presente un segnale inquietante all'ingresso durante un CP alto, lo stato del flip-flop può essere errato.Tuttavia, i trigger Edge consentono di inserire un segnale di una frazione di secondo prima del bordo del trigger CP dell'orologio.Ciò riduce notevolmente il tempo per essere disturbato l'input, riducendo così la possibilità di interferenza.Un flip-flop del bordo D è anche noto come bordo bloccante d-flop.È possibile effettuare un flip-flop di Edge D collegando due infradito D in serie, ma il CP del primo flip-flop D deve essere invertito usando un non-gate.
74LS74 è un chip a flip-flop a doppio D prodotto da Fairchild Semiconductor.Può essere utilizzato come contatore di oscillatore, registro, registro a turni e divisione di frequenza.Ha le caratteristiche del basso consumo energetico, un elevato rapporto di rifiuto del rumore e un ampio intervallo di tensione operativa, rendendolo ampiamente utilizzato nella progettazione del circuito digitale.Ogni dispositivo contiene due blocchi identici a trigger bordo indipendenti.
• CD74Act74
• Hef40312b
• MC74F74
• SN74ALS74
• 74HCT74
• 74LVC2G80
Il 74LS74 ha 16 pin e i loro nomi e funzioni sono i seguenti.
Pin 1 (1Clr (bar)): ripristina il flop aderente cancellando la sua memoria
Pin 2 (1D): pin di ingresso del flop flip
Pin 3 (1clk): questi pin devono essere forniti con impulso di clock per il flop a flip.
Pin 4 (1Pre (bar)): un altro perno di ingresso per flop a flip
Pin 5 (1Q): pin di uscita del flop a flip
Pin 6 (1Q '(bar)): pin di uscita invertito di Flip Flop
Pin 7 (VSS): collegato a terra del sistema
Pin 8 (2Q '(bar)): pin di uscita invertito di flip flop
Pin 9 (2q): pin di uscita del flop a flip
Pin 10 (2pre (bar)): un altro perno di ingresso per flop a flip
Pin 11 (2clk): questi pin devono essere forniti con impulso di clock per il flop a flip.
Pin 12 (2D): pin di ingresso del flop flip
Pin 13 (2Clr (bar)): ripristina il flop a flip cancellando la sua memoria
Pin 14 (VDD/VCC): alimenta l'IC in genere con 5V
• Il processo di attivazione è semplice e la velocità della sua risposta è rapida.
• Adotta la configurazione del pacchetto IC a doppia d flip-flop.
• Il valore di tensione di ingresso minimo di alto livello del modulo è di due volt.
• 74LS74 richiede una tensione di alimentazione stabile per funzionare correttamente e ha requisiti più elevati per la gestione dell'energia.
Il flip-flop 74LS74 è dotato di una coppia di flip-flop D, ciascuno con due terminali di ingresso (D e clock) e due terminali di uscita (Q e /Q).Queste infradito D funzionano con un grilletto del bordo positivo, il che significa che i dati vengono aggiornati durante il bordo di salita del segnale di clock.
Quando arriva il bordo di salita dell'orologio, il valore del segnale di ingresso D verrà memorizzato all'interno del gate di trasmissione a livello di gate del flip-flop D.Quando arriva il bordo di salita dell'orologio, il valore memorizzato all'interno del flip-flop D verrà aggiornato in base al tipo di flip-flop e il valore aggiornato verrà emesso tramite i terminali di uscita Q e /q.
L'immagine sotto è i parametri tecnici di SN74LS74an.
• Dispositivo di chiusura
• Divisore dell'orologio
• Circuito snobber
• Generatore di impulsi
• Dispositivo di registro a turni
• Meccanismo di aggancio
• Circuito di modulazione FSK
L'immagine sopra è un circuito di controllo remoto composto da 74LS74.L'alimentatore di questo circuito utilizza un circuito di raddrizzatore a mezza onda a gradino graduale.La sicurezza deve essere prestata attenzione quando si realizza questo design.Di solito, poiché il circuito ha una potenza di rete 220 V, dovremmo garantire un funzionamento corretto.Colleghiamo il tappo di alimentazione dell'apparecchio domestico che richiede il controllo remoto nella presa di potenza CZ, quindi possiamo iniziare a usarlo.Ogni chiave sul trasmettitore del telecomando ha un codice di trasmissione univoco, con conseguenti effetti distinti quando si utilizza ciascuna chiave.Inoltre, la tecnica del pulsante e il metodo di funzionamento influenzeranno anche il controllo.
Il 7474 è un dispositivo attivato dal bordo.L'output Q cambierà solo sul bordo dell'impulso di trigger di ingresso.Il piccolo triangolo sull'input dell'orologio (CP) del simbolo indica che il dispositivo è attivato dal bordo positivo.
L'IC 74LS74 è la categoria di infradito a doppio tipo di fluviazione del bordo di tipo D comprende i terminali di uscita predefiniti e complementari.Ha la possibilità di archiviare i dati sotto forma di numeri binari e viene fornito anche funzionalità che possono essere modificate i dati memorizzati quando richiesto.
Il funzionamento di un flip-flop è semplice.Accendi l'IC usando i pin VCC e GND.Come accennato in precedenza, ogni flip-flop funziona in modo indipendente.Collegare i segnali di ingresso ai pin 2 e 3 per coinvolgere il primo flip-flop, con l'output riflesso sui pin 5 e 6.
Il triangolo indica che il segnale di clock è un segnale innescato dal bordo.Il cerchio indica che il segnale è basso (cioè invertito).Il 74LS74 ha un orologio da grilletto a bordo positivo (da basso a alto).
Il flip-flop D cattura il valore dell'input D in una porzione definita del ciclo dell'orologio (come il bordo di salita dell'orologio).Quel valore catturato diventa l'output Q.Altre volte, l'output Q non cambia.Il flip-flop D può essere visto come una cella di memoria, una presa di ordine zero o una linea di ritardo.
2024-07-22
2024-07-22
E-mail: Info@ariat-tech.comHK TEL: +00 852-30501966INSERISCI: Rm 2703 27F Ho King Comm Centre 2-16,
Fa Yuen St MongKok Kowloon, Hong Kong.